多核CPU的TLB競爭：如何降低跨核刷新開銷

作者：往事敬秋風(fēng) 2025-07-16 10:34:22

通過使用頁表緩存，Linux內(nèi)核能夠顯著提升虛擬地址到物理地址轉(zhuǎn)換的速度，從而加快系統(tǒng)的響應(yīng)和執(zhí)行效率。不過需要注意，在多處理器或多核系統(tǒng)上，由于存在并發(fā)訪問和一致性問題，對于共享數(shù)據(jù)結(jié)構(gòu)如頁表緩存的設(shè)計(jì)與管理需要特別小心。

頁表緩存（Page Table Cache）是Linux內(nèi)核中的一項(xiàng)關(guān)鍵機(jī)制，用于提高虛擬地址到物理地址轉(zhuǎn)換的性能。它在操作系統(tǒng)內(nèi)部維護(hù)了一個緩存，用來存儲最近訪問過的頁表項(xiàng)。

當(dāng)程序訪問虛擬地址時，需要將其轉(zhuǎn)換為物理地址才能進(jìn)行實(shí)際的讀寫操作。這個轉(zhuǎn)換過程涉及到查找對應(yīng)的頁表項(xiàng)，并且可能會導(dǎo)致缺頁異常等開銷較大的操作。為了減少這種開銷，Linux內(nèi)核引入了頁表緩存。當(dāng)某個虛擬頁面第一次被訪問時，相應(yīng)的頁表項(xiàng)會被加載到頁表緩存中。如果之后再次訪問同樣的虛擬頁面，就可以直接從頁表緩存中獲取對應(yīng)的頁表項(xiàng)，避免了頻繁地查找和加載。

一、頁表緩存簡介

1.1虛擬與物理的橋梁

在計(jì)算機(jī)的世界里，內(nèi)存是數(shù)據(jù)和程序運(yùn)行的舞臺。其中，有兩個關(guān)鍵概念：虛擬內(nèi)存與物理內(nèi)存。物理內(nèi)存，就像是計(jì)算機(jī)實(shí)實(shí)在在擁有的 “舞臺場地”，由內(nèi)存條提供，程序運(yùn)行時的指令和數(shù)據(jù)會臨時存儲在這個物理空間中，它的容量受限于硬件配置，像我們常見的 8GB、16GB 、32GB 內(nèi)存規(guī)格，便是物理內(nèi)存的大小體現(xiàn)。而虛擬內(nèi)存，則像是一個 “虛擬的大舞臺”，操作系統(tǒng)通過將硬盤的一部分空間模擬成內(nèi)存來實(shí)現(xiàn)。當(dāng)物理內(nèi)存不夠用時，它就會把暫時不用的數(shù)據(jù)從物理內(nèi)存轉(zhuǎn)移到硬盤上的虛擬內(nèi)存區(qū)域，等需要的時候再取回來。這種機(jī)制使得程序可以使用比實(shí)際物理內(nèi)存更大的內(nèi)存空間，就好像給計(jì)算機(jī) “借” 了更多的場地來表演。

不過，虛擬內(nèi)存和物理內(nèi)存之間存在著一個關(guān)鍵問題：地址轉(zhuǎn)換。程序使用的是虛擬地址，而實(shí)際的數(shù)據(jù)存儲在物理內(nèi)存中，這就需要一種機(jī)制將虛擬地址轉(zhuǎn)換為物理地址，才能準(zhǔn)確地訪問到數(shù)據(jù)。頁表，就是實(shí)現(xiàn)這個轉(zhuǎn)換的關(guān)鍵數(shù)據(jù)結(jié)構(gòu)，它記錄了虛擬地址和物理地址之間的映射關(guān)系。但頁表通常存放在內(nèi)存中，每次地址轉(zhuǎn)換都要訪問內(nèi)存中的頁表，而內(nèi)存訪問速度相對較慢，這就像每次找東西都要去一個比較遠(yuǎn)的倉庫（內(nèi)存）查清單（頁表），效率不高。

這時，頁表緩存（Translation Lookaside Buffer，TLB）就登場了，它就像是一個放在身邊的 “快速清單”。TLB 是一種高速緩存，位于 CPU 的內(nèi)存管理單元（MMU）中，專門用于存儲虛擬地址到物理地址的映射關(guān)系。當(dāng) CPU 需要訪問一個虛擬地址時，會首先在 TLB 中查找對應(yīng)的物理地址，如果找到了，就可以直接訪問物理地址對應(yīng)的內(nèi)存，這就大大加快了地址轉(zhuǎn)換的速度，如同直接在身邊的快速清單里找到了要找東西的位置，無需再跑去遠(yuǎn)處的倉庫查清單，極大地提高了內(nèi)存訪問的效率。頁表緩存雖小，卻在虛擬內(nèi)存與物理內(nèi)存之間搭建起了一座高速橋梁，是計(jì)算機(jī)高效運(yùn)行不可或缺的關(guān)鍵角色。

1.2虛擬地址到物理地址的映射過程

虛擬地址到物理地址的映射過程是通過頁表完成的。在使用虛擬內(nèi)存時，操作系統(tǒng)將物理內(nèi)存劃分成固定大小的頁面（通常為4KB），并將每個進(jìn)程的虛擬地址空間劃分成相同大小的頁面。

當(dāng)程序訪問虛擬地址時，CPU會將該虛擬地址發(fā)送給內(nèi)存管理單元（MMU），其中包含一個頁表基址寄存器（Page Table Base Register, PTBR）指向當(dāng)前進(jìn)程的頁表。

映射過程如下：

CPU將虛擬地址發(fā)送給MMU。
MMU根據(jù)虛擬地址中的頁號找到對應(yīng)的頁表項(xiàng)。
如果頁表項(xiàng)中標(biāo)記為有效，則獲取對應(yīng)的物理頁框號。
將物理頁框號與虛擬地址中的偏移量組合，得到最終的物理地址。
將最終物理地址返回給CPU，程序可以訪問該物理地址上存儲的數(shù)據(jù)。

如果在步驟3中發(fā)現(xiàn)頁表項(xiàng)無效，則表示所請求的頁面不在物理內(nèi)存中。這時可能觸發(fā)缺頁異常，操作系統(tǒng)需要從磁盤上加載對應(yīng)頁面，并更新頁表項(xiàng)以建立新的映射關(guān)系。

(1)虛擬地址到物理地址轉(zhuǎn)換機(jī)制

①當(dāng)應(yīng)用程序需要訪問內(nèi)存時，會生成一個虛擬地址。這個虛擬地址由兩個部分組成：頁號和偏移量。

②操作系統(tǒng)將虛擬地址中的頁號與頁面表進(jìn)行匹配，找到對應(yīng)的Page Table Entry（PTE）。

③如果PTE中記錄了該頁面在物理內(nèi)存中的位置，則操作系統(tǒng)將物理內(nèi)存地址和偏移量組合成一個物理地址，并返回給應(yīng)用程序。如果PTE中未記錄該頁面在物理內(nèi)存中的位置，則產(chǎn)生一個缺頁異常。

④在發(fā)生缺頁異常時，操作系統(tǒng)會嘗試從磁盤或其他存儲設(shè)備上加載相應(yīng)頁面，并更新PTE以反映新頁面所處的位置。

⑤一旦新頁面加載到物理內(nèi)存中，操作系統(tǒng)就可以使用步驟3中描述的方式來計(jì)算出該頁面在物理內(nèi)存中的位置，并返回給應(yīng)用程序。

這樣，在之后訪問同一段虛擬地址時，就不需要再次發(fā)生缺頁異常，而是直接查找PTE并返回對應(yīng)的物理地址。

(2)線性地址和虛擬地址之間的關(guān)系

線性地址是CPU產(chǎn)生的地址，它是由段選擇符和偏移量組成。在進(jìn)行內(nèi)存訪問時，CPU會將線性地址轉(zhuǎn)換為物理地址，并將數(shù)據(jù)從物理內(nèi)存中讀取或?qū)懭搿Ｒ虼耍€性地址是在CPU內(nèi)部使用的，不直接對應(yīng)物理內(nèi)存中的位置。而虛擬地址則是應(yīng)用程序使用的地址，它也由兩部分組成：頁號和偏移量。虛擬地址對應(yīng)了應(yīng)用程序所需訪問的具體數(shù)據(jù)塊在邏輯上的位置。操作系統(tǒng)會負(fù)責(zé)將虛擬地址轉(zhuǎn)換為物理地址，并實(shí)現(xiàn)內(nèi)存訪問。

在這個過程中，操作系統(tǒng)采用了一些技術(shù)來實(shí)現(xiàn)虛擬地址到物理地址的轉(zhuǎn)換。例如，在32位x86架構(gòu)中常用的方法是利用分頁機(jī)制（paging），將整個邏輯空間劃分為大小相等、連續(xù)編號的頁面（page）。每個頁面包含若干個字節(jié)，并且與一個PTE相對應(yīng)。PTE記錄了該頁面是否已經(jīng)加載到物理內(nèi)存中以及其在物理內(nèi)存中的位置等信息。

當(dāng)應(yīng)用程序需要訪問某個虛擬地址時，操作系統(tǒng)首先根據(jù)虛擬地址的頁號查找PTE，如果該頁面已經(jīng)在物理內(nèi)存中，則可以通過PTE計(jì)算出對應(yīng)的物理地址，并將數(shù)據(jù)從物理內(nèi)存中讀取或?qū)懭搿７駝t，就會發(fā)生缺頁異常，并且操作系統(tǒng)需要將相應(yīng)頁面從磁盤或其他存儲設(shè)備上加載到物理內(nèi)存中。

因此，線性地址和虛擬地址之間存在一定的關(guān)系。在32位x86架構(gòu)中，線性地址是由段選擇符和偏移量組成的，而偏移量部分直接對應(yīng)了虛擬地址的偏移量部分。同時，在進(jìn)行內(nèi)存訪問時，CPU會自動執(zhí)行線性地址到物理地址的轉(zhuǎn)換，并且可以利用硬件支持來提高訪問速度。

二、頁表緩存是什么

頁表緩存，全稱是 Translation Lookaside Buffer，簡稱 TLB ，也常被叫做快表，從專業(yè)角度來講，它是一種用于提高虛擬地址到物理地址轉(zhuǎn)換速度的硬件緩存機(jī)制。

在計(jì)算機(jī)系統(tǒng)中，CPU 運(yùn)行程序時產(chǎn)生的是虛擬地址，而數(shù)據(jù)實(shí)際存儲在物理內(nèi)存中，這中間就需要頁表來完成虛擬地址到物理地址的映射。然而，頁表存放在內(nèi)存里，每次查詢頁表都要訪問內(nèi)存，內(nèi)存訪問速度相對較慢，這就好比每次找東西都要去較遠(yuǎn)的倉庫翻清單，效率不高。

TLB 就如同在身邊設(shè)置的一個快速清單。它集成在 CPU 的內(nèi)存管理單元（MMU）中，是一種高速緩存，專門用來存放近期使用過的虛擬地址與物理地址的映射關(guān)系。當(dāng) CPU 要訪問一個虛擬地址時，會先到 TLB 里查找對應(yīng)的物理地址。要是找到了（這就是命中），就能直接用找到的物理地址去訪問內(nèi)存，極大地加快了地址轉(zhuǎn)換速度；要是沒找到（即未命中），CPU 就會去內(nèi)存中的頁表查詢物理地址，然后把新的映射關(guān)系存入 TLB，方便下次快速查找。可以說，TLB 雖然容量不大，卻在虛擬內(nèi)存和物理內(nèi)存之間搭建起了一座高速橋梁，大大提升了內(nèi)存訪問效率，是計(jì)算機(jī)系統(tǒng)高效運(yùn)行的關(guān)鍵一環(huán)。

三、頁表緩存的工作原理

3.1地址查詢

當(dāng)處理器需要訪問內(nèi)存時，會如同在圖書館查找一本急需的書籍一般，首先在頁表緩存這個 “快速索引區(qū)” 查找所需的虛擬地址到物理地址的映射。假設(shè)我們正在運(yùn)行一個辦公軟件，當(dāng)軟件中的程序指令需要讀取存儲在內(nèi)存中的用戶文檔數(shù)據(jù)時，CPU會產(chǎn)生一個虛擬地址。

這個虛擬地址就像是一個帶有編號的 “虛擬書架位置”，CPU拿著這個編號先來到頁表緩存這個“快速清單”前查找。如果在頁表緩存中找到了匹配的條目，也就是命中了，就好比在快速索引區(qū)找到了這本書的實(shí)際書架位置，CPU可以直接獲取對應(yīng)的物理地址，從而避免了訪問內(nèi)存中完整的頁表，大大提高了地址轉(zhuǎn)換速度，快速讀取到所需的數(shù)據(jù)，讓辦公軟件能流暢地將文檔內(nèi)容展示在用戶面前。

3.2緩存更新

要是在頁表緩存中未找到所需的映射，即未命中，情況就像在快速索引區(qū)沒找到那本書的位置，處理器就不得不去內(nèi)存中的頁表這個 “完整藏書目錄” 查詢物理地址。當(dāng)完成查詢，得到新的物理地址后，處理器會如同將新書的位置信息補(bǔ)充到快速索引區(qū)一樣，將新的映射關(guān)系添加到頁表緩存中，以便后續(xù)再次訪問相同虛擬地址時能夠更快地找到對應(yīng)的物理地址。

為了保證頁表緩存始終能高效工作，在添加新映射時，如果緩存已滿，就需要按照一定的替換策略，將那些不常用的條目替換出去，比如采用最近最少使用（LRU）策略，把長時間未被訪問的映射條目替換掉，讓頁表緩存時刻保持 “新鮮”，隨時為快速地址轉(zhuǎn)換服務(wù)，確保計(jì)算機(jī)系統(tǒng)的高效運(yùn)行。

3.3頁表緩存的特點(diǎn)剖析

(1)高速緩存

頁表緩存堪稱計(jì)算機(jī)硬件世界里的 “短跑冠軍”，它通常由高速硬件打造而成，要么是專用的高速緩存芯片，如同為其量身定制的高性能裝備；要么直接集成在處理器內(nèi)部，與處理器緊密協(xié)作，就像親密無間的伙伴，能在極短時間內(nèi)完成地址查詢，訪問延遲低至幾個時鐘周期。

與之形成鮮明對比的是內(nèi)存訪問，內(nèi)存訪問速度相對較慢，每次查詢內(nèi)存中的頁表，都如同在一條漫長的道路上行走，需要經(jīng)過內(nèi)存總線等硬件設(shè)備，可能要耗費(fèi)多個時鐘周期才能完成一次訪問。在計(jì)算機(jī)運(yùn)行過程中，若每次地址轉(zhuǎn)換都依賴內(nèi)存訪問頁表，系統(tǒng)性能將會大幅下降，就像一個人背著沉重的包袱跑步，速度會大受影響。而頁表緩存的高速特性，使得 CPU 在進(jìn)行地址轉(zhuǎn)換時，能快速獲取所需的物理地址，極大地提升了系統(tǒng)性能，讓計(jì)算機(jī)的運(yùn)行更加流暢高效，如同為計(jì)算機(jī)插上了高速飛行的翅膀。

(2)小容量

由于成本和芯片面積等因素的限制，頁表緩存的容量相對較小，通常只能存儲幾百到幾千個映射條目，就像一個空間有限的小型倉庫。在實(shí)際應(yīng)用中，計(jì)算機(jī)系統(tǒng)運(yùn)行的程序眾多，進(jìn)程的虛擬地址空間龐大，頁表中記錄的虛擬地址到物理地址的映射關(guān)系數(shù)量巨大，相比之下，頁表緩存的容量就顯得捉襟見肘。

當(dāng)處理器訪問的虛擬地址在頁表緩存中未命中時，就不得不去內(nèi)存中查詢頁表，這不僅增加了地址轉(zhuǎn)換的時間，還可能導(dǎo)致系統(tǒng)性能的波動。為了應(yīng)對這一挑戰(zhàn)，計(jì)算機(jī)系統(tǒng)采用了多種策略，比如優(yōu)化頁面置換算法，像最近最少使用（LRU）算法，優(yōu)先替換長時間未被訪問的映射條目，確保緩存中始終保留最有可能被再次訪問的映射關(guān)系；還有預(yù)取技術(shù)，操作系統(tǒng)根據(jù)程序的執(zhí)行路徑和內(nèi)存訪問模式，提前將可能需要的頁表項(xiàng)預(yù)取到頁表緩存中，提高緩存命中率，以充分發(fā)揮頁表緩存的作用。

(3)關(guān)聯(lián)性

頁表緩存一般采用組相聯(lián)或全相聯(lián)的映射方式，來提高緩存的命中率，就像精心規(guī)劃的分類存放系統(tǒng) 。以組相聯(lián)映射為例，頁表緩存被巧妙地分為多個組，每個組內(nèi)又包含多個緩存行，宛如一個大型圖書館被劃分成多個書架區(qū)域，每個書架區(qū)域里又有多層書架。

當(dāng)處理器拿著虛擬地址來查詢物理地址時，虛擬地址會根據(jù)其索引字段映射到特定的組，這就如同根據(jù)書籍的分類編號快速找到對應(yīng)的書架區(qū)域。然后在組內(nèi)進(jìn)行查找，就像在特定書架區(qū)域的多層書架中尋找具體的書籍。這種映射方式，相比直接映射緩存，能在同一組內(nèi)存儲多個頁表項(xiàng)，降低了因地址沖突導(dǎo)致的緩存未命中情況。比如，當(dāng)不同的虛擬地址映射到相同的緩存位置（即地址沖突）時，如果是直接映射緩存，就只能保留一個映射關(guān)系，其他的會被覆蓋，導(dǎo)致后續(xù)訪問可能未命中；而組相聯(lián)映射方式，由于同一組內(nèi)可以存放多個映射關(guān)系，就大大減少了這種沖突，提高了緩存命中率，使得頁表緩存能更高效地為地址轉(zhuǎn)換服務(wù) 。

四、Linux內(nèi)核頁表結(jié)構(gòu)

在Linux內(nèi)核中，頁表是用來管理虛擬內(nèi)存和物理內(nèi)存之間映射關(guān)系的數(shù)據(jù)結(jié)構(gòu)。Linux采用了兩級頁表（two-level page table）的結(jié)構(gòu)，具體包括以下幾個部分：

一級頁表（Level 1 Page Table）：也稱為頂層頁表（Top-Level Page Table），它是整個頁表層次結(jié)構(gòu)的入口點(diǎn)。一級頁表的條目數(shù)與物理內(nèi)存大小相關(guān)，每個條目指向二級頁表。
二級頁表（Level 2 Page Table）：也稱為中間層頁表（Intermediate Page Table）。二級頁表將虛擬地址空間劃分成更小的區(qū)域，并對應(yīng)到三級頁表。
三級頁表（Level 3 Page Table）：也稱為底層頁表（Leaf Page Table）。三級頁表對應(yīng)著最細(xì)粒度的頁面大小，通常是4KB或2MB。每個條目包含了虛擬地址和物理地址之間的映射關(guān)系。

通過多級頁表結(jié)構(gòu)，Linux 內(nèi)核能夠有效地管理大型虛擬地址空間和物理內(nèi)存。當(dāng)進(jìn)程訪問一個虛擬地址時，內(nèi)核會根據(jù)虛擬地址在不同層次的頁表中進(jìn)行查找和轉(zhuǎn)換，最終得到對應(yīng)的物理地址。

需要注意的是，在64位版本的 Linux 內(nèi)核中，由于更廣闊的虛擬地址空間和更大容量的物理內(nèi)存支持，可能會有更多級的頁表結(jié)構(gòu)。具體的層次結(jié)構(gòu)和細(xì)節(jié)可能因不同的架構(gòu)、配置和內(nèi)核版本而有所變化，上述描述僅為一般情況下的常見頁表結(jié)構(gòu)。

4.1頁表項(xiàng)

頁表項(xiàng)（Page Table Entry）是頁表中的每個條目，用于描述虛擬地址與物理地址之間的映射關(guān)系。每個頁表項(xiàng)通常包含以下字段：

物理頁面基址（Physical Page Base Address）：指向?qū)?yīng)的物理內(nèi)存頁面的起始地址。
標(biāo)志位（Flags）：用于控制頁面的訪問權(quán)限、緩存策略和其他特性。常見的標(biāo)志位包括可讀/寫/執(zhí)行權(quán)限、緩存禁用、全局標(biāo)志等。
狀態(tài)位（Status Bits）：記錄頁面的狀態(tài)信息，如臟頁標(biāo)記、引用位等。
其他輔助字段：可能包含一些額外信息，如頁表層次索引、保留位等。

根據(jù)操作系統(tǒng)和硬件架構(gòu)的不同，頁表項(xiàng)可能有不同的結(jié)構(gòu)和長度。例如，在x86體系結(jié)構(gòu)上，一個典型的32位頁表項(xiàng)長度為4字節(jié)（32 bits），而在64位上則是8字節(jié)（64 bits）。這些長度限制了能夠表示的物理內(nèi)存大小和虛擬地址空間范圍。

通過逐級查找和解析頁表項(xiàng)，操作系統(tǒng)可以將虛擬地址轉(zhuǎn)換為物理地址，并進(jìn)行訪問控制和管理。因此，正確配置和使用頁表項(xiàng)對于有效管理內(nèi)存和實(shí)現(xiàn)安全性至關(guān)重要。

4.2各種類型的頁面

Page Table Entry (PTE)：記錄了一個頁面在物理內(nèi)存中的地址以及相關(guān)信息，用于虛擬地址到物理地址的映射。
Page Global Directory (PGD)：一種高級頁表結(jié)構(gòu)，用于管理大量虛擬內(nèi)存。它將多個Page Table組織起來，形成更大的虛擬地址空間。
Page Middle Directory (PMD)：類似于PGD，但粒度更小。通常用于管理特定區(qū)域內(nèi)的虛擬內(nèi)存。
Inverted Page Table (IPT)：與傳統(tǒng)頁表不同，IPT根據(jù)物理地址索引每個頁面對應(yīng)的虛擬地址和進(jìn)程信息。它可以減少頁表占用的內(nèi)存，并提高查找效率。
Translation Lookaside Buffer (TLB)：高速緩存，位于CPU芯片上，加速虛擬地址到物理地址轉(zhuǎn)換過程。

4.3頁表緩存與頁表的關(guān)系解讀

頁表緩存與頁表，雖然都服務(wù)于虛擬地址到物理地址的轉(zhuǎn)換，但它們在計(jì)算機(jī)系統(tǒng)中扮演著截然不同的角色。

從定義上看，頁表是一種數(shù)據(jù)結(jié)構(gòu)，就像一本詳細(xì)的 “地址映射大全”，它完整記錄了虛擬地址空間中的頁與物理內(nèi)存中的頁框之間的映射關(guān)系，是虛擬內(nèi)存管理的核心所在，為操作系統(tǒng)實(shí)現(xiàn)虛擬內(nèi)存到物理內(nèi)存的轉(zhuǎn)換提供了最基礎(chǔ)的依據(jù) 。而頁表緩存，即快表（TLB），則像是從這本 “地址映射大全” 中精選出來的 “常用地址速查表”，是一種高速緩存機(jī)制，專門用于緩存頁表中最近使用的映射關(guān)系，是對頁表部分內(nèi)容進(jìn)行快速存儲和訪問的硬件結(jié)構(gòu) 。

在作用方面，頁表承擔(dān)著實(shí)現(xiàn)虛擬地址到物理地址完整映射的重任，操作系統(tǒng)依靠它來管理進(jìn)程的虛擬地址空間，進(jìn)行內(nèi)存分配、回收以及地址轉(zhuǎn)換等一系列關(guān)鍵操作，確保每個進(jìn)程都能在自己獨(dú)立的虛擬地址空間中準(zhǔn)確無誤地訪問內(nèi)存，實(shí)現(xiàn)內(nèi)存的有效隔離和保護(hù) 。頁表緩存的主要作用則是加速這一地址轉(zhuǎn)換過程，通過緩存最近使用的頁表項(xiàng)，減少訪問內(nèi)存中頁表的次數(shù)，就像為地址轉(zhuǎn)換開辟了一條高速通道，從而顯著提高地址轉(zhuǎn)換速度，提升整個系統(tǒng)的運(yùn)行性能。

存儲位置與訪問速度上，二者也有很大差異。頁表通常存儲在主內(nèi)存中，由于內(nèi)存訪問需要經(jīng)過內(nèi)存總線等硬件設(shè)備，就像要穿過一條漫長的通道才能到達(dá)，每次訪問可能需要多個時鐘周期才能完成，速度相對較慢。頁表緩存一般集成在處理器內(nèi)部，或者靠近處理器的高速緩存芯片中，離處理器非常近，能在幾個時鐘周期內(nèi)快速完成地址查詢，極大地縮短了地址轉(zhuǎn)換時間，就像在處理器身邊隨時待命，快速響應(yīng)地址轉(zhuǎn)換請求。

從數(shù)據(jù)結(jié)構(gòu)與容量來看，頁表是一個完整且通常較為龐大的數(shù)據(jù)結(jié)構(gòu)，包含了進(jìn)程虛擬地址空間中所有頁與物理內(nèi)存頁框的映射關(guān)系，其大小取決于虛擬地址空間的大小和頁的大小等因素，可能會占用大量的內(nèi)存空間。頁表緩存的數(shù)據(jù)結(jié)構(gòu)相對簡單，主要包含虛擬頁號、物理頁框號等關(guān)鍵信息，以及一些用于管理和查找的標(biāo)志位等，其容量相對較小，通常只能存儲幾百到幾千個映射條目。

在數(shù)據(jù)更新與維護(hù)方面，頁表由操作系統(tǒng)在進(jìn)行內(nèi)存管理操作，如進(jìn)程創(chuàng)建、內(nèi)存分配、頁面置換等時進(jìn)行更新和維護(hù)，以確保虛擬地址到物理地址映射的正確性和完整性。頁表緩存一方面會在操作系統(tǒng)更新頁表時，根據(jù)更新策略相應(yīng)地更新緩存中的條目；另一方面，在發(fā)生地址轉(zhuǎn)換時，如果在頁表緩存中未命中，會從頁表中加載新的映射關(guān)系到頁表緩存中，并根據(jù)替換策略替換掉不常用的條目。頁表緩存就像是頁表的 “高速助手”，雖然依賴于頁表，但通過自身的特性，大大提升了地址轉(zhuǎn)換的效率，與頁表共同協(xié)作，保障計(jì)算機(jī)系統(tǒng)的高效運(yùn)行。

4.4頁表緩存的重要性與應(yīng)用場景

在計(jì)算機(jī)系統(tǒng)中，頁表緩存（TLB）就像一個隱藏在幕后卻掌控全局的關(guān)鍵角色，其重要性不言而喻，在提升內(nèi)存訪問效率和系統(tǒng)整體性能方面發(fā)揮著不可替代的作用。

從內(nèi)存訪問效率來看，頁表緩存是加速地址轉(zhuǎn)換的 “加速器”。在沒有頁表緩存的情況下，每次內(nèi)存訪問都需要查詢內(nèi)存中的頁表，由于內(nèi)存訪問速度相對較慢，這會大大增加地址轉(zhuǎn)換的時間。而頁表緩存的存在，使得 CPU 能夠在極短時間內(nèi)完成地址轉(zhuǎn)換，快速獲取所需數(shù)據(jù)，減少了處理器等待數(shù)據(jù)的時間，讓計(jì)算機(jī)能夠高效運(yùn)行。例如，在程序運(yùn)行過程中，頻繁地訪問內(nèi)存中的指令和數(shù)據(jù)，如果每次都要經(jīng)過漫長的頁表查詢過程，程序的執(zhí)行速度將大幅下降，而頁表緩存的高速特性則有效避免了這種情況，確保程序能夠流暢運(yùn)行。

從系統(tǒng)整體性能角度而言，頁表緩存對提升系統(tǒng)性能有著至關(guān)重要的影響。它能夠顯著提高 CPU 的利用率，因?yàn)闇p少了內(nèi)存訪問的延遲，CPU 可以更快地執(zhí)行指令，從而提高整個系統(tǒng)的吞吐量。在多任務(wù)處理環(huán)境下，頁表緩存使得不同進(jìn)程之間的切換更加高效，每個進(jìn)程都能快速訪問自己的內(nèi)存空間，減少了進(jìn)程上下文切換帶來的開銷，提高了系統(tǒng)的并發(fā)處理能力，讓計(jì)算機(jī)能夠同時處理多個復(fù)雜任務(wù)而不卡頓。

頁表緩存的身影廣泛出現(xiàn)在各類計(jì)算機(jī)應(yīng)用場景中。在操作系統(tǒng)運(yùn)行時，頁表緩存為操作系統(tǒng)的高效運(yùn)行提供了有力支持。操作系統(tǒng)需要頻繁地訪問內(nèi)存中的各種數(shù)據(jù)結(jié)構(gòu)和程序代碼，頁表緩存能夠快速完成地址轉(zhuǎn)換，使得操作系統(tǒng)能夠及時響應(yīng)各種系統(tǒng)調(diào)用和中斷請求，保證系統(tǒng)的穩(wěn)定性和流暢性。比如在 Windows 系統(tǒng)中，當(dāng)用戶打開多個應(yīng)用程序時，操作系統(tǒng)通過頁表緩存快速管理各個應(yīng)用程序的內(nèi)存訪問，確保系統(tǒng)的高效運(yùn)行。

在大型軟件運(yùn)行時，頁表緩存同樣發(fā)揮著關(guān)鍵作用。像3D游戲、視頻編輯軟件等大型軟件，它們通常需要處理大量的數(shù)據(jù)和復(fù)雜的圖形渲染任務(wù)，對內(nèi)存訪問的速度要求極高。頁表緩存能夠快速將虛擬地址轉(zhuǎn)換為物理地址，讓軟件能夠快速讀取和處理所需的數(shù)據(jù)，保證軟件的流暢運(yùn)行，為用戶提供更好的使用體驗(yàn) 。以熱門的 3D 游戲?yàn)槔螒蛑械膱鼍颁秩尽⒔巧珓幼鞯榷夹枰罅康臄?shù)據(jù)支持，頁表緩存能夠快速響應(yīng)游戲?qū)?nèi)存的訪問請求，使得游戲畫面更加流暢，避免出現(xiàn)卡頓現(xiàn)象。

在服務(wù)器環(huán)境中，頁表緩存更是不可或缺。服務(wù)器需要同時處理大量的客戶端請求，對系統(tǒng)性能和穩(wěn)定性要求極高。頁表緩存能夠提高服務(wù)器對內(nèi)存的訪問效率，加快數(shù)據(jù)的處理速度，從而提高服務(wù)器的并發(fā)處理能力，確保服務(wù)器能夠穩(wěn)定地為大量用戶提供服務(wù) 。例如，在電商網(wǎng)站的服務(wù)器中，在購物高峰期，大量用戶同時訪問網(wǎng)站進(jìn)行商品瀏覽、下單等操作，頁表緩存能夠幫助服務(wù)器快速處理這些請求，保證網(wǎng)站的正常運(yùn)行。

五、頁表緩存原理

由于頁表存放在主存中，因此程序每次訪存至少需要兩次：一次訪存獲取物理地址，第二次訪存才獲得數(shù)據(jù)。提高訪存性能的關(guān)鍵在于依靠頁表的訪問局部性。當(dāng)一個轉(zhuǎn)換的虛擬頁號被使用時，它可能在不久的將來再次被使用到，。

TLB是一種高速緩存，內(nèi)存管理硬件使用它來改善虛擬地址到物理地址的轉(zhuǎn)換速度。當(dāng)前所有的個人桌面，筆記本和服務(wù)器處理器都使用TLB來進(jìn)行虛擬地址到物理地址的映射。使用TLB內(nèi)核可以快速的找到虛擬地址指向物理地址，而不需要請求RAM內(nèi)存獲取虛擬地址到物理地址的映射關(guān)系。這與data cache和instruction caches有很大的相似之處。

TLB的原理如下：

當(dāng)CPU訪問一個虛擬地址時，首先檢查TLB中是否有對應(yīng)的頁表項(xiàng)。
如果TLB中有對應(yīng)的頁表項(xiàng)（即命中），則直接從TLB獲取物理地址。
如果TLB中沒有對應(yīng)的頁表項(xiàng)（即未命中），則需要訪問內(nèi)存來獲取正確的頁表項(xiàng)。
在未命中情況下，操作系統(tǒng)會進(jìn)行相應(yīng)處理，從主存中獲取正確的頁表項(xiàng)，并將其加載到TLB中以供后續(xù)使用。
一旦正確的頁表項(xiàng)加載到TLB中，CPU再次訪問相同虛擬地址時就可以直接在TLB中找到映射關(guān)系，提高了轉(zhuǎn)換效率。

TLB具有快速查找和高效緩存機(jī)制，能夠極大地減少查詢頁表所需的時間。然而，由于TLB是有限容量的，在大型程序或多任務(wù)環(huán)境下可能無法完全覆蓋所有需要轉(zhuǎn)換的頁面。當(dāng)發(fā)生TLB未命中時，則會導(dǎo)致額外的內(nèi)存訪問開銷；操作系統(tǒng)會負(fù)責(zé)管理和維護(hù)TLB，包括緩存策略、TLB的刷新機(jī)制等。常見的緩存策略有全相聯(lián)、組相聯(lián)和直接映射等。

5.1TLB原理

當(dāng)cpu要訪問一個虛擬地址/線性地址時，CPU會首先根據(jù)虛擬地址的高20位（20是x86特定的，不同架構(gòu)有不同的值）在TLB中查找。如果是表中沒有相應(yīng)的表項(xiàng)，稱為TLB miss，需要通過訪問慢速RAM中的頁表計(jì)算出相應(yīng)的物理地址。同時，物理地址被存放在一個TLB表項(xiàng)中，以后對同一線性地址的訪問，直接從TLB表項(xiàng)中獲取物理地址即可，稱為TLB hit。

想像一下x86_32架構(gòu)下沒有TLB的存在時的情況，對線性地址的訪問，首先從PGD中獲取PTE（第一次內(nèi)存訪問），在PTE中獲取頁框地址（第二次內(nèi)存訪問），最后訪問物理地址，總共需要3次RAM的訪問。如果有TLB存在，并且TLB hit，那么只需要一次RAM訪問即可。

5.2TLB表項(xiàng)

TLB內(nèi)部存放的基本單位是頁表?xiàng)l目，對應(yīng)著RAM中存放的頁表?xiàng)l目。頁表?xiàng)l目的大小固定不變的，所以TLB容量越大，所能存放的頁表?xiàng)l目越多，TLB hit的幾率也越大。但是TLB容量畢竟是有限的，因此RAM頁表和TLB頁表?xiàng)l目無法做到一一對應(yīng)。因此CPU收到一個線性地址，那么必須快速做兩個判斷：

所需的也表示否已經(jīng)緩存在TLB內(nèi)部（TLB miss或者TLB hit）
所需的頁表在TLB的哪個條目內(nèi)

為了盡量減少CPU做出這些判斷所需的時間，那么就必須在TLB頁表?xiàng)l目和內(nèi)存頁表?xiàng)l目之間的對應(yīng)方式做足功夫

全相連 - full associative

在這種組織方式下，TLB cache中的表項(xiàng)和線性地址之間沒有任何關(guān)系，也就是說，一個TLB表項(xiàng)可以和任意線性地址的頁表項(xiàng)關(guān)聯(lián)。這種關(guān)聯(lián)方式使得TLB表項(xiàng)空間的利用率最大。但是延遲也可能相當(dāng)?shù)拇螅驗(yàn)槊看蜟PU請求，TLB硬件都把線性地址和TLB的表項(xiàng)逐一比較，直到TLB hit或者所有TLB表項(xiàng)比較完成。特別是隨著CPU緩存越來越大，需要比較大量的TLB表項(xiàng)，所以這種組織方式只適合小容量TLB

直接匹配

每一個線性地址塊都可通過模運(yùn)算對應(yīng)到唯一的TLB表項(xiàng)，這樣只需進(jìn)行一次比較，降低了TLB內(nèi)比較的延遲。但是這個方式產(chǎn)生沖突的幾率非常高，導(dǎo)致TLB miss的發(fā)生，降低了命中率。

比如，我們假定TLB cache共包含16個表項(xiàng)，CPU順序訪問以下線性地址塊：1, 17 , 1, 33。當(dāng)CPU訪問地址塊1時，1 mod 16 = 1，TLB查看它的第一個頁表項(xiàng)是否包含指定的線性地址塊1，包含則命中，否則從RAM裝入；然后CPU方位地址塊17，17 mod 16 = 1，TLB發(fā)現(xiàn)它的第一個頁表項(xiàng)對應(yīng)的不是線性地址塊17，TLB miss發(fā)生，TLB訪問RAM把地址塊17的頁表項(xiàng)裝入TLB；CPU接下來訪問地址塊1，此時又發(fā)生了miss，TLB只好訪問RAM重新裝入地址塊1對應(yīng)的頁表項(xiàng)。因此在某些特定訪問模式下，直接匹配的性能差到了極點(diǎn)

組相連 - set-associative

為了解決全相連內(nèi)部比較效率低和直接匹配的沖突，引入了組相連。這種方式把所有的TLB表項(xiàng)分成多個組，每個線性地址塊對應(yīng)的不再是一個TLB表項(xiàng)，而是一個TLB表項(xiàng)組。CPU做地址轉(zhuǎn)換時，首先計(jì)算線性地址塊對應(yīng)哪個TLB表項(xiàng)組，然后在這個TLB表項(xiàng)組順序比對。按照組長度，我們可以稱之為2路，4路，8路。

經(jīng)過長期的工程實(shí)踐，發(fā)現(xiàn)8路組相連是一個性能分界點(diǎn)。8路組相連的命中率幾乎和全相連命中率幾乎一樣，超過8路，組內(nèi)對比延遲帶來的缺點(diǎn)就超過命中率提高帶來的好處了。

這三種方式各有優(yōu)缺點(diǎn)，組相連是個折衷的選擇，適合大部分應(yīng)用環(huán)境。當(dāng)然針對不同的領(lǐng)域，也可以采用其他的cache組織形式。

TLB表項(xiàng)更新

TLB表項(xiàng)更新可以有TLB硬件自動發(fā)起，也可以有軟件主動更新

TLB miss發(fā)生后，CPU從RAM獲取頁表項(xiàng)，會自動更新TLB表項(xiàng)
TLB中的表項(xiàng)在某些情況下是無效的，比如進(jìn)程切換，更改內(nèi)核頁表等，此時CPU硬件不知道哪些TLB表項(xiàng)是無效的，只能由軟件在這些場景下，刷新TLB。

在linux kernel軟件層，提供了豐富的TLB表項(xiàng)刷新方法，但是不同的體系結(jié)構(gòu)提供的硬件接口不同。比如x86_32僅提供了兩種硬件接口來刷新TLB表項(xiàng)：